forked from jappel/leistungsbilanz-ts
Specify protected circuit groups
This commit is contained in:
parent
cfd4778305
commit
a72d2c76e0
5 changed files with 686 additions and 5 deletions
|
|
@ -264,6 +264,6 @@ nur Architekturvorschläge des LLM sind.
|
|||
- `docs/spec/03-data-model-concept.md` – Datenmodellkonzept
|
||||
- `docs/spec/05-linked-devices-and-sync.md` – Regeln für Projektgeräte und
|
||||
kontrollierte Synchronisierung
|
||||
- `docs/spec/07-implementation-phases-todo.md` – Roadmap, insbesondere Phase 13
|
||||
- `docs/spec/07-implementation-phases-todo.md` – Roadmap, insbesondere Phase 14
|
||||
- `docs/circuit-list-editor-known-limitations.md` – noch nicht implementierte
|
||||
Funktionen
|
||||
|
|
|
|||
Loading…
Add table
Add a link
Reference in a new issue